現代通信技術實驗平台（tái）(高端型)

TRY-8641現代通（tōng）信技術實驗平台(高端型)

一．現代通信技術（shù）實驗平台簡介（jiè）：

TRY-8641現代通信技術實（shí）驗（yàn）平台(高（gāo）端型)是針對（duì）電子和通信工程類專業學生，係統完成《通信原理》等（děng）現代通信技術相關課程實（shí）驗專門（mén）研製的實（shí）驗箱。該實驗平台最大（dà）的特點是係統性強，它真實再現了：信源的模數轉換、模擬調製、信道仿（fǎng）真、模擬解調、信宿的數模轉換的頻帶傳輸過程；信源的模數轉（zhuǎn）換、信道複接、信道糾錯編碼、光纖傳輸（shū）、幀同步位同步、糾錯譯碼、解複接、信宿的數模轉換的基帶傳輸過程；

實驗平台全部采用模塊化結構，各模塊既（jì）能完成完整通信係統中對應單元部分實驗，又能由學生（shēng）用單元模塊構建一個完整通信係統進行係統實驗，從而有助於學生理（lǐ）解通信係統中各要素（sù）的作用；實驗平台把（bǎ）通（tōng）信係統中涉及的基本（běn）電路、終端編譯碼、線路編譯碼（mǎ）、調製（zhì）解調、信道傳輸等重要的理論安（ān）排了相應（yīng）的實驗內（nèi）容；實驗平台既有基礎性實（shí）驗，又有采用（yòng）新技術新器件（FPGA、DSP）等提（tí）高型實驗，從而完成一個理論驗證（zhèng）性（xìng）、綜合性、二（èr）次開發（fā）性，由低向高的（de）係統學習過程（chéng）。通（tōng）過這些實驗能夠促進學生對（duì）《通信原理》課程內（nèi）容（róng）的理解、掌握，並使（shǐ）學生對通信係統、當（dāng）今新技（jì）術、工程實現有一（yī）個（gè）較全麵的了解。係（xì）統采用“主板+實驗（yàn）模塊”相結合的靈活結構，便於學校選擇、定製、硬件升級。

二、現代通信技術實驗平台技術指標

1.實驗箱的設計是結合了高等學校電子信息類規劃教材，如《通信原（yuán）理》第2版(宋祖（zǔ）順編著)、《現代通信原理》(曹誌剛（gāng）、錢亞生編著)等教材相關內容所研製的新一（yī）代通信技術實驗教學裝置。

2.采用了“底板+實驗模塊”的結構，不僅按（àn）實驗內容與功能將（jiāng）電路模塊化，而且各個模塊獨立設計，能方便地組合進行單元實驗和多種單/雙工通信係統實驗。同時可按用戶需求定製模塊、選購模塊、升級模（mó）塊。詳細見“係（xì）統組成（chéng）”項。

3.實驗模塊的輸入輸（shū）出信號都采用鉚孔（kǒng）開放出來，由實驗者根據實驗（yàn）需要進行連接組合，增強實驗者的參與性。

4.每個實驗模（mó）塊都采用有機玻璃覆蓋保護，方便實（shí）驗室管理。

5.實驗中的重要參數都可以調節或設置，方便實驗者分析對比。

6.可完成單元、係統實（shí）驗（yàn）幾十項，涵蓋了終端（duān）編譯碼、線路編譯碼、調製解調、信道傳輸等方麵的內容。

7.內置函數信號源、數字信號源、電話接口、計算機接口、同軸電（diàn）纜信道、光信道、音頻功放等功能模塊，詳細見“係統組成”項。

8.內置（zhì）4組穩壓電（diàn）源，全部具有短路軟截至保護自動恢複功能，並提供電源輸出接口。

9.係統（tǒng）涉及了計（jì）算機（jī）通（tōng）信、MS51、DSP、CPLD等多種技術，並留有開發（fā）接口，二次開（kāi）發性強。

三、現代通信技術（shù）實（shí）驗平台係統組成

本實驗係（xì）統由1個底板和16個標準配置實驗模塊組成，詳細參數見下表：

底板模塊：

實驗模塊（kuài）：

注：標準配置16個模塊，紅字標的6個模塊為（wéi）選配模塊。(需要另收費（fèi）)

四. 現代通（tōng）信技術實（shí）驗平台實（shí）驗目錄

以下實驗目錄，摘自（zì）TRY8641型說明書前言（yán）

撥碼器開關（guān）設置（zhì）一覽表

第一部分基礎實驗

實驗1555自激多諧振蕩器實驗

實驗2模擬信號源實驗（yàn）

實驗3CPLD可編程（chéng）邏輯器件實（shí）驗

實（shí）驗4接收濾波放大器實驗

實驗5計算機（jī）串口實驗

實驗6數字光纖（xiān）通信實驗

第二部分原理實驗

實驗1基（jī）帶信號的（de）常（cháng）見碼型變換實驗

實驗2抽樣定理及其應用實驗

實驗3PCM編譯碼係統（tǒng）實驗

實驗4ADPCM編（biān）譯碼係統（tǒng）實驗

實驗（yàn）5CVSD編（biān）譯碼係（xì）統實（shí）驗（yàn）

實驗6FSK（ASK）調製解調實驗

實驗7相位（wèi）鍵控PSK（DPSK）調製解調實驗（yàn）

實驗8數字同步技術實驗

實驗9眼圖（tú）觀（guān）察測量（liàng）實驗

實驗10線路成（chéng）形與頻分（fèn）複用

實驗11時分複用與解複用

實（shí）驗12碼（mǎ）分複（fù）用（yòng）與解複用

實（shí）驗13波分複（fù）用與解複用（yòng）（需另配光端機（jī））

實驗14數字頻率合成實驗

實驗15AMI/HDB3編譯碼實驗

實驗16卷積編譯碼及糾錯能力驗證（zhèng）實驗（yàn）

實驗17漢明碼編譯碼及糾（jiū）錯能力驗證實（shí）驗

實驗18漢明、交織碼編譯碼及糾錯能力驗證實驗

實驗19循環碼編譯碼及糾錯能力驗證實驗

實驗20信道仿真與信道均衡實驗

實驗21現代調（diào）製技術實驗之一（FSK調（diào）製解調）

實驗（yàn）22現代調（diào）製技術（shù）實驗之二（BPSK調製解調）

實驗23現代調製技（jì）術實驗之三（QPSK調（diào）製解調）

實驗24現代調製技術（shù）實驗之四（OQPSK調製解調）

實驗25現代調製技術實驗之五（MSK調製解調）

實驗26現代（dài）調製技術實驗之六（直接序列擴頻DS編解（jiě）碼）

實（shí）驗27現代調製技術實驗之七（AM調製）

實驗28現代調製技術實驗之八（DSB調製）

實驗29現代調製技術實驗之九（SSB調製）

實驗（yàn）30虛擬頻譜（pǔ）儀虛擬誤碼儀（yí）實（shí）驗

第三（sān）部（bù）分綜合實驗

實驗1信源、PCM、HDB3傳輸係統實驗

實驗2信源、PCM、漢明碼傳（chuán）輸係統實（shí）驗

實驗3信源、PCM、漢明、交織碼傳（chuán）輸係統實驗

實驗4信源、CVSD、漢明碼傳（chuán）輸係統（tǒng）實驗

實驗5信源、CVSD、漢明、交織碼傳輸係（xì）統（tǒng）實驗

實驗6信源、時分複接/解複接係統（tǒng）實驗

實驗7信源、碼分複接/解複接係統實驗

實驗8信源、CVSD、DPSK傳輸係統實驗

實驗（yàn）9通信信道誤碼測試實驗

第四部分開發實驗

實驗1M序列產生實驗

實驗2PCM時序控製與PCM數據采集（jí）實（shí）驗

實驗3CMI編譯碼實現實驗

實驗4絕對（duì）/相對碼轉換實驗

實驗5FSK係統建模與設計（VHDL）實驗

實驗6信道編譯（yì）碼開發實驗

實驗7PC機數據、PSK傳輸係統實驗

實驗（yàn）8PC機數據、FSK傳輸係統（tǒng）實驗

實驗9碼型變換、基帶編碼開發（fā）實驗

五.實驗箱特色

1.與國內主流（liú）《通信原理》教材（cái）配套，符合教學大綱要求。由理工大學實驗中心一線（xiàn）教師設計，滿足（zú）實（shí）驗教學需（xū）要。

2.全模塊（kuài）化設計，結構合理、擴展性強（qiáng），模塊（kuài）配置靈活，滿足不同層次各類學校的教學要求。

3.自帶模擬同步信號源（yuán），使（shǐ）用普通示波器，觀測波（bō）形穩定；設備（bèi）完全自主研發、生（shēng）產，售後服務保障；軟件部分可免費升級。

4.既有全部用硬件電路設計完成（chéng）的模塊，也有采（cǎi）用軟、硬件相結（jié）合的係統實現的模塊；既可進行傳統的原理實驗及驗證型實驗，也可進行開放性及研究型實驗。

5.實驗箱采用分立元件、中大規模集成電路、DSP、CPLD等多種電路實現，並采用表麵貼裝工藝，使學生得到全麵的實踐鍛煉。

6.各（gè）模塊獨立，接口總線公開，並提供各種電（diàn）源（yuán），便於學（xué）生自（zì）行設計模塊、二次開發和（hé）進（jìn）行係統實驗。

7.結構合理，性能穩定，各測試點標識清楚，鉚孔（kǒng）接線可鎖定，保證連（lián）接可靠。

8.各模塊（kuài）用有機玻璃覆蓋，既美觀大方又能起（qǐ）到防（fáng）靜電等保護作用。

教學（xué）配置：

符錄：二次（cì）開發例程（舉例）

PCM編譯碼模塊接口設計

（一）設計（jì）目（mù）的：

1.PCM編譯碼時鍾：編碼（mǎ）時（shí）鍾、幀脈衝、線路時鍾（zhōng）設計

2.線路時鍾和信道數的關係

3.頻率特性測試

（二）設（shè）計原理（lǐ）

PCM編譯碼是信源（yuán）編碼中最常用的一種，常用的集成（chéng）芯片有TP3054（表貼）和TP3067（直插）等，芯片正常工作需要三種時鍾：編譯碼時鍾、幀脈衝（chōng）、線（xiàn）路時鍾。其中（zhōng）編譯碼時鍾和幀（zhēn）脈（mò）衝頻率是固定的分（fèn）別為：2048KHZ和8KHZ，而線路時鍾是可變的可以從64KHZ到2048KHZ。線路（lù）時鍾（zhōng）的不同對應線路上複用信道路數的改變，線路時鍾（zhōng）從64KHZ開始以64KHZ的倍率（lǜ）增加，對應的信道路數從“1”到“32“個信道（線路時鍾（zhōng）為2048時，線路信道數為32，此（cǐ）為標準的基群即E1）。

（三）設計步驟

1.從網上下載TP3054數據手冊，熟悉並理解TP3054的時序關係；

2.熟悉在Quartus環境下用VHLD語言或圖形輸入法編製PCM時序產（chǎn）生軟件；

3.下載並驗證時（shí）序是否（fǒu）正確（CPLD程序下載到“時鍾與基帶數據發（fā）生模塊”中，用示波（bō）器觀測“PCM編譯（yì）碼模塊”的（de）34TP01和34TP02波形）；

4.34P01加（jiā）模擬（nǐ）信（xìn）號（hào）；短接34P02和（hé）34P03；用示波器測34P04，觀（guān）測譯碼輸出和加入（rù）的（de）模擬信（xìn）號（hào）是否（fǒu）相同（tóng）；

5.改變CPLD中的線路時（shí）鍾，觀測34P02信道數（8位PCM數據占一幀或125us的幾分之幾）；

6.用函數信（xìn）號作PCM模擬輸入信號，改變輸（shū）入信號頻率用示波器觀（guān）測34P04輸（shū）出波形（xíng），測出PCM編譯碼芯片的頻（pín）響（xiǎng）；（思考：如（rú）果輸入一個（gè）2KHZ的方波，34P04輸出什麽波形？）

（三）教（jiāo）師參（cān）考

1.原程序（略）

2.學生主要問題：學生沒有注意到幀脈衝的寬度（dù）應是線路時鍾的一（yī）個周期，線（xiàn）路時鍾（zhōng）改變時幀脈衝寬（kuān）度同樣要變；

PCM數據和HDB3線路編譯（yì）碼接口設計

（一）設計目的（de）：

1.兩個芯片間數據收發的時序設計；

2.HDB3編譯碼的原理

3.HDB3編碼輸出和譯碼輸出（chū）的（de）數據延時（shí）；

（二）設計原理

HDB3編譯碼是線路編碼的一種，主要用於在（zài）同（tóng）軸電纜上傳輸，編碼的目的是便於線路傳輸和（hé）收端時鍾提起。HDB3編碼原（yuán）理略

HDB3編碼（mǎ）時由於要檢測4個連零（líng）的出現，譯碼時要檢測極性反（fǎn）轉點或（huò）破壞點，所以（yǐ）HDB3編譯碼時會各出現4個時（shí）鍾周（zhōu）期的延時。

在PCM芯片和HDB3芯片構成係統時，要考慮到HDB3的編譯碼延時，因為HDB3編譯碼正好（hǎo）延時8個時鍾周期，這就相當於HDB3譯碼（mǎ）輸出的PCM信號比輸入HDB3的PCM信號延（yán）時1個（gè）時隙，由此PCM譯碼時序要作相應改變。

（三）設計步（bù）驟（zhòu）

1.從網（wǎng）上下載TP3054和CD22103數（shù）據手冊，熟悉並理解（jiě）TP3054和CD22103的時序關係；

2.熟悉在Quartus環境下用（yòng）VHLD語言或圖形輸入（rù）法編製PCM編譯碼和HDB3編譯碼時序產生軟件，PCM線路時鍾和HDB3的編譯碼時鍾為64KHZ；

3.下載並驗證時序是否正確（què）（CPLD程序下載到“時鍾與基（jī）帶數據發生模塊”中，用（yòng）示波器觀測“PCM編譯碼模塊”的34TP01和34TP02波形和“HDB3編譯碼模塊的20TP01，20TP02，20TP03，20TP04的波（bō）形）；

4.34P01加模擬信號；連接34P02到20P01；20P02到34P03；用示波（bō）器測34P04，觀測譯碼輸出和加（jiā）入的模擬信號是否相（xiàng）同；

5.改變CPLD中的PCM線路時鍾和HDB3的編譯碼時鍾（如128KHZ或256KHZ），觀測34P04波形（xíng）是否正確；

（四）教師參考

1.原程序（略）

2.學生（shēng）主要（yào）問題：

a)、學生考慮不到數據收發時鍾沿的問（wèn）題，上升沿發送下降沿接收（或相反）；

b)、整個係統中PCM譯碼數據延時應（yīng）是8的整數倍；

c）、PCM譯碼數（shù）據延時幾個時隙，PCM譯碼的幀脈衝相對編碼幀脈衝（chōng）同樣要延時幾個時隙；